Для макетной платы FPGA плата разработки аудио FreeDev аудио| |

Для макетной платы FPGA плата разработки аудио FreeDev аудио| |

Советы дружбы:
Этот продукт не поддерживает возврат товаров, не добросовестно покупатели не принимают, пожалуйста, обойдите!

Введение продукта:

Экономичная плата разработки FPGA: FreeDev Audio Dsp board. Эта плата разработки FPGA использует Циклон IITwoc8 FPGA, 8256 логических единиц и 18 18*18 мультипликаторов, с умеренными ресурсами. Основная плата наследует FreeDev2.1 (2,2) большинство периферийных устройств, удовлетворяет потребности в обучении и разработке SOPC (NIOS Builder II), применение микросхемы Cyclone II, интегрированный чип обработки цифровой речи комплект разработки также поддерживает развитие обучения DSP Builder, является многоцелевым высокопроизводительным SopcBuilder (NIOS II), Dsp Builder (audio FPGA DSP) двойной Обучающий набор. Придерживаясь традиции серии FreeDev, плата FreeDev Audio Dsp поддерживает разработку сетевых приложений NIOS II при выборе сетевых Расширительных плат.

Плата разработки FPGAПроизводительность системы]

Максимальная поддержка 96K частота дискретизации, правый и левый канал 32 бит ширина данных для достижения качества звука на уровне CD. Обработка и воспроизведение аудио в режиме реального времени в системе NIOS II.

Плата разработки FPGAАппаратный ресурс]
1, чип FPGA: Cyclone II EP2C8Q208.
2,2 голосовых входа, 4 голосовых выхода, стерео аудио кодек.
3,Высокоскоростная SDRAM 8 Мб байт4,Быстрая вспышка на 8 байт5. Чип конфигурации: EPCS4.
6, два режима загрузки конфигурации: как режим и режим JTAG.
7. Опционально100 мПлата расширения сети.
8, 1 AC зуммер
9, 4, 8 сегментный цифровой трубки
10, 4 клавиши ввода, 1 Кнопка сброса.
11, 4 светодиодный индикатор
12, ЖК-интерфейс, стандартный интерфейс ЖК-модуля типа символов, 16 символов xTwo;
13, 2 9 pin RS - 232 последовательный порт, реализовать связь данных с компьютером; Вспомогательная отладка, результат вывода;
14, 1 стандартный мышь, клавиатура, интерфейс, поддержка 3,3 V 5V устройств, а также может использоваться для проверки PS/2 интерфейс протокола, для того, чтобы осуществить ввода-вывода устройство расширения;
18, промышленный стандартный интерфейс расширения 396, может заправлять сетевую плату расширения, AD/DA карту, карту обработки видео и так далее. Пользователи также могут разработать собственные интерфейсные платы.

Плата разработки FPGAИнтегрированная среда и руководство]
1, ALTERA Quartus II 5,1.
2. Инструмент разработки Sopc Builder.
3, инструмент разработки Dsp Builder.
4, интегрированная среда разработки NIOS II IDE, поддержка C/C + +; Онлайн-отладка JTAG.
5, SignalTap II, Modsim SE 6.
6. Голосовое устройство FreeDev IP и Поддержка дисков
7, "FreeDev Audio Dsp Board инструкции по установке", "FreeDev Audio Dsp Board Руководство пользователя" "Nios II шаг за" и другие электронные документы.

[FPGA development board KitХарактеристика]

1, Cyclone II FPGA диски цифровые аудио устройства для формирования полного голоса FPGA DSP для развития аппаратной среды.
2, Sopc Builder (Nios II), Dsp Builder, FreeDev digital audio IP и интерфейс drive library для формирования голоса FPGA DSP программного обеспечения поддержка среды
3. Предоставляет FreeDev цифровой аудио IP, интерфейс диска библиотеки.
4, предоставьте платформу разработки приложений UCOS II (LWIP) и пример программы на основе NIOS II IDE HAL.
5. Он обеспечивает сетевой интерфейс для связи с хостом и сочетает в себе LWIP, чтобы создать идеальную TCPIP оценочную платформу.

Плата разработки FPGAБазовый эксперимент]

1. Эксперимент по обработке аудио DSP
2, Управление аудиопроцессором и интерфейс эксперимента (Все эксперименты контролируются в программе NIOS II для поддержки аудиозаписи и воспроизведения в режиме реального времени в системе NIOS II)
Эксперимент с интерфейсом управления I2C для цифровых аудиоустройств
Эксперимент по настройке коэффициента усиления аудиоканала
Аналоговый аудиоканал петля эксперимент
Цифровой аудио канал петля эксперимент
Эксперимент управления питанием аудиоустройств
Эксперимент по сбору цифрового аудио различных форматов данных
3, отладка I2C IP CORE Коммуникационный эксперимент с сигналом Tap II
4. Пользовательский системный эксперимент NiosII
5, PIO Контроль выхода эксперимент 1 контроль потока лампы
6, эксперимент с управлением выходом PIO, 2 шага, эксперимент с управлением двигателем
7. Эксперимент с внешним перерывом PIO
8, таймер эксперимент 1 использование системы обслуживания часов
9, таймер эксперимент 2 использование службы маркировки времени
10, таймер эксперимент 3 сторожевой эксперимент
11, JTAG UART Experiment 1 доступ к JTAG UART через функцию библиотеки C
12, JTAG UART Experiment 2 доступ к JTAG UART через функцию HAL API
13, UART Experiment 1 доступ UART через функцию C библиотеки
14, эксперимент по эксплуатации SPI
15. Часы в реальном времени, EEPROM чтение и написание эксперимента с использованием внешних устройств I2C
16. Добавление пользовательского логического эксперимента
17. Добавление Пользовательской Инструкции
18, основной компонент набора разработки-это FPGA устройство с 8256 логическими блоками, которое поддерживает проверку и разработку IP core.
19. Поддержка изучения программного обеспечения ALTERA EDA design.