Плата разработки Sipeed TANG Prime FPGA Dev основная плата RISC V Интернет вещей| |

Плата разработки Sipeed TANG Prime FPGA Dev основная плата RISC V Интернет вещей| |

Sipeed TANG Premier FPGA Dev.Development Board RISC-V Development Board Core Board IOT Интернет вещей     Введение продукта Tang premier:   Litchi использует Anlogic Technology EG4S20 в качестве основного блока, 20K логический блок (LUT4/LUT5 hybrid architecture), около 130 КБ SRAM, Встроенный 32 бит шириной 64 Мбит SDRAM, богатый LVDS pin, встроенный 12-bit 1msps АЦП.   Личи сахар, чрезвычайно полированный внутренний открытый источник RISC-V развития. Личи сахар был рожден в волне внутренних колебаний чипов. После трех месяцев роста и трансформации, он наконец достиг стадии открытого источника в июле. Litchi sugar не только принимает на себя ожидания разработчиков с открытым исходным кодом, но и способствует развитию и образованию, связанным с RISC-V архитектурой в Китае, и представляет Китай на прекрасную доску развития.   Макетная плата Особенности   Разъем FPC40P, может быть подключен к RGB LCD, VGA плата адаптера, высокоскоростной модуль DAC FPC24P сиденье, может быть подключен к DVP камере, высокоскоростной ADC модуль Резистивный контроллер сенсорного экрана для интерфейса I2C, используется с ЖК-дисплеем RGB 3-канальный блок питания DCDC источника питания чип, стабильная и эффективная источника питания, независимая Регулировка Bank0 ввода-вывода уровня Вспышка конфигурации FPGA, 8 Мбит Пользовательская вспышка, nor/nand опционально Бортовой FPGA JTAG скачать отладчик Цветная (RGB) светодиодный Прилегающие контакты LVDS нарисованы в той же длине, и 8 GCLKs вынимаются, и 8 ADCs вынимаются. Двухрядный штырьковый интервал 900mil, совместим с макетом. Половина отверстия приводит к дополнительным 40 IO, а вся плата приводит к 130 + IO. Разъем питания: micro-USB Количество слоев PCB: 4 слоя   Посылка список: 1 X Sipeed TANG Premier Dev.Development Board