CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата|Датчик ABS| |

CYCLONE IV EP4CE30 VER3.2 Dual SDRAM SOPC/FPGA макетная плата|Датчик ABS| |

Cyclone iv ep4ce30ver3.2nios 2sopc высокоскоростной алгоритм сбора данных для пинг-понга FPGA development board

(Двойной SDRAM (синхронное динамическое ОЗУ), большая емкость SRAM, флэш-память 64 Мб, Заводская пломба, карта TF/SD слот для карт памяти, 7 дюймов ЖК-дисплей, интерфейс USB, супер модуль расширения)

I введение

EP4CE30 использует оптимизированный 60-нм процесс низкой мощности, а cyclonic FPGA расширяет преимущество низкой мощности предыдущего поколения Cyclone III FPGA. Последнее поколение устройств уменьшило напряжение сердечника, уменьшая общее энергопотребление на 25% по сравнению с предыдущим поколением.

Для того, чтобы сделать его удобным для пользователей для отладки программ и общения с ПК, мы добавляем USB в интерфейс RS232 и используем PL2303 для проектирования USB в последовательный порт. Потому что последовательный порт является очень полезной функцией. Однако в настоящее время интерфейс RS232 в основном отменен ПК.
Потому что FPGA напрямую обменивает высокоскоростные данные с памятью. Таким образом, существует много факторов помех, что является ключевой причиной, почему трудно улучшить скорость многих плат развития. Поэтому мы стараемся максимально приблизиться к чипу FPGA при проектировании. Таким образом, помехи, вызванные тканевыми платами, минимизируются. Два независимых SDRAM и SRAM нашей платы развития контролируются независимыми данными адреса автобусов. Это обеспечивает пользователям более гибкий дизайн. Два независимых SDRAM можно удобно контролировать с помощью алгоритма пинг-понга для высокоскоростной обработки данных, или один SDRAM может быть использован в качестве памяти программы NIOS, а другой может использоваться в качестве высокоскоростного DMA хранения данных, С максимальной скоростью 166 М.
Мы используем чип LDO и конденсатор фильтра большой емкости для проектирования источника питания. Потому что потребеление энергии платы на полной скорости очень низкая (общий рабочий ток составляет 0,2 0.5A.) Таким образом, LDO источник питания с супер стабильностью и низкой рябью используется. Стабильность и низкие волновые помехи не сопоставимы с импульсным источником питания и могут быть использованы на уровне инструмента с высокой производительностью. Мы можем обеспечить 3,3 V, 3A рабочий ток в течение длительного времени. 1,2 в/1A, 2,5 В/0.8A.
Поскольку проводка является разумной, NIOS этой платы может стабильно работать на высокой скорости выше 100 м частоты. Это лучший выбор для вас, чтобы сделать системную оценку или прямую Совместимость с конечными продуктами приложения.
Если пользователь считает, что у него проблемы с целевой платой. Вы можете приобрести различные расширительные доски, которые мы предлагаем. (Компания имеет различные платы расширения видео и выхода) или непосредственно подключается к нашей задней панели EDA (EDA4.1, EDA5.1, EDA6.1 и EDA7.0) или испытательной камере EDA через J6 и J7. Это позволяет в полной мере использовать различные функции, предоставляемые нашим EDA backplane и улучшать периферийные ресурсы. Это может легко составлять набор недорогих и мощных систем разработки и оценки SOPC.

Схема структуры системы

Схема компоновки в верхней части основной платы

Нижняя часть основной платы

Схема отображения верхнего уровня

II. Системные ресурсы

Основная плата оснащена камерой OV7670 + TFT2.8 дюймовым сенсорным экраном +(USB/NET/TFT7INCH) плата расширения

Часть экспериментальных результатов показывает

Изображение головы собранные диагональю 7 дюймов TFT экран дисплей эксперимент (VERILOG товара)

Эффект приобретения в реальном времени основной платы + 24 бит VGA аудио Плата расширения с двумя камерами

(Двойная OV7725 камера + EP4CE30 VER3.0 core + 24bit VGA плата расширения)

Программа использует 2 SDRAM (синхронное динамическое ОЗУ) хранить независимой камеры изображения самостоятельно, а затем разделить их на 7-дюймовый ЖК-дисплей показывает результаты на дисплее основной плате после сплайсинга.(VERILOG + NIOS(C)

Программа использует два SDRAM для хранения независимых изображений камеры независимо, а затем разделит их на TFT2.8 дюймовый ЖК-дисплей после сращивания. NIOS program транспортирует SRAM.(VERILOG + NIOS(C)

Основная плата и Высокоскоростная Расширительная плата AD/DA VER2.0 + модуль расширения USB2.0/VGA/SD формируют виртуальную систему разработки инструмента эксперимента эффект дисплея.

(DDS генератор сигналов произвольной волны, высокоскоростной AD USB хранение данных и передача данных, цифровой осциллограф)

Удаленная высокоскоростная система сбора и обработки сигналов состоит из Гигабитного сетевого модуля.

ТриВспомогательная информация

Система разработки имеет DVD CD, который содержит схематическую схему, исходный код, оригинальные обучающие программы, а также большое количество видео-учебников и так далее.

Вспомогательное программное обеспечение для разработки FPGA:

Руководство и инструкции по эксплуатации

Множество обучающих программ позволяют вам легко начать работу

Среда разработки: (через сетевой диск для пользователей)

1. Quartus11.0
2. Nios IDE 11,0
3. MODESIM 10,0
4. Кварутус 13,0
5. NIOS IDE13.0

Часть поддерживающего дисплея содержимого CD!